This Page Is Inserted by IFW Operations and is not a part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images may include (but are not limited to):

- BLACK BORDERS
- TEXT CUT OFF AT TOP, BOTTOM OR SIDES
- FADED TEXT
- ILLEGIBLE TEXT
- SKEWED/SLANTED IMAGES
- COLORED PHOTOS
- BLACK OR VERY BLACK AND WHITE DARK PHOTOS
- GRAY SCALE DOCUMENTS

IMAGES ARE BEST AVAILABLE COPY.

As rescanning documents will not correct images, please do not report the images to the Image Problem Mailbox.

PAT-NO:

JP404130735A

DOCUMENT-IDENTIFIER: JP 04130735 A

TITLE:

MANUFACTURE OF THIN-FILM TRANSISTOR

PUBN-DATE:

May 1, 1992

INVENTOR-INFORMATION: NAME FURUTA, MAMORU KAWAMURA, TETSUYA TSUTSU, HIROSHI MIYATA, YUTAKA YOSHIOKA, TATSUO

ASSIGNEE-INFORMATION:

NAME

COUNTRY

MATSUSHITA ELECTRIC IND CO LTD

N/A

APPL-NO:

JP02253248

APPL-DATE:

September 21, 1990

INT-CL (IPC): H01L021/336, H01L021/225, H01L027/12, H01L027/146, H01L029/40 , H01L029/784

US-CL-CURRENT: 438/FOR.184

ABSTRACT:

PURPOSE: To form both a p-channel transistor and an n-channel transistor as a capacitor depending on the selection of impurities by a method wherein a source-drain electrode which is composed of a metal silicide thin film doped with impurities is used.

CONSTITUTION: For example, a Cr thin film 12 is formed on a light-transmitting substrate 11, and an M0Sixx thin film 13 doped with P (or B) is formed on it. The thin films 13, 12 are etched and removed to be the shape of a source- drain electrode. An undoped amorphous silicon thin film 14a is

formed; and the metal of the source-drain electrode is covered. An energy beam is irradiated; the amorphous silicon thin film 14a is crystallized to form a silicon thin film 14b. At the same time, impurities P contained in the source-drain electrode are taken into a semiconductor thin film and are made electrically active. The crystallized silicon thin film 14b is etched to be an island shape; after that, a gate insulating film 15 is formed; a gate electrode 16 is formed on it; and an n- (or F-) channel thin-film transistor is formed.

COPYRIGHT: (C)1992,JPO&Japio

⑲ 日本国特許庁(JP)

⑪特許出願公開

@ 公 開 特 許 公 報 (A) 平4-130735

⑤Int. Cl. ⁵	識別記号	庁内整理番号	❸公開	平成4年(1992)5月1日
H 01 L 21/336 21/225 27/12 27/146 29/40	M K A	8518—4M 7514—4M 7738—4M		
29/784		9056-4M H 0 8122-4M 審査請习	27/14	3 1 1 P C 情求項の数 5 (全6頁)

②特 願 平2-253248

20出 頭 平2(1990)9月21日

@発	明	者	古	Ħ		守	大阪府門真市大字門真1006番地	松下電器産業株式会社内
個発	明	者	Ш	村	哲	也	大阪府門真市大字門真1006番地	松下電器産業株式会社内
個発	明	者	筒		博	司	大阪府門真市大字門真1006番地	松下電器產業株式会社内
個発	明	者	宫	田		豊	大阪府門真市大字門真1006番地	
②発	明	者	吉	置	達	男	大阪府門真市大字門真1006番地	松下電器産業株式会社内
⑦出.	顧	人	松下	電器商	E業株式	会社	大阪府門真市大字門真1006番地	
79ft	理	人	弁理	生力	ト鍜冶	明	外2名	

明 楓 1

1、発明の名称

薄膜トランジスタの製造方法

2、特許請求の範囲

- (2) 透光性基板上に第1の不能物をドーピングし

た、金属、金属シリサイド、導電性金属酸化物 等からなる第1のソース・ドレイン電極を選択 的に形成する工程と、その第1のソース・ドレ イン電極とは別の前記透光性基板上に第2の不 能物をドーピングした、金属、金属シリサイド。 選世性金属酸化物等からなる第2のソース・ド レイン電極を選択的に形成する工程と、前記第 1 および第2のソース・ドレイン電極を被覆す るように活性層となる半導体課題を形成する工 親と、その半導体変無に対してエネルギービー ムの照射を行うとともに前記第1および第2の ソース・ドレイン電極中に含まれる第1および 第2の不純物を前配半導体薄膜中の前記第1お よび第2のソース・ドレイン電極相当館にそれ ぞれ拡散させてその半導体薄膜を電気的に活性 化させる工程を、その半導体弾腰をパターン形 放する工程を、そのパターン化された半導体簿 膜上を含む前記透光性基板上にゲート絶縁膜を 形成する工程と、その絶縁限上にゲート電極を 形成する工程とを少なくとも有する薄膜トラン

ジスタの製造方法。

- (3) 第1のソース・ドレイン電極を選択的に形成 する工程と第2のソース・ドレイン電優を選択 的に形成する工程との工程順序を入れ換えた講 求項2記載の薄膜トランジスタの製造方法。
- (4) 活性層となる半導体薄膜に珪素を含む半導体 薄膜を用いた請求項1、2または3記載の薄膜 トランジスタの製造方法。
- (5) エネルギービームとしてレーザー光を用いた 請求項1.2.3または4記載の薄膜トランジ スタの製造方法。

3、発明の詳細な説明

産業上の利用分野

本発明は、液晶表示素子のアクティブマトリックスアレイ、イメージセンサー、三次元集積回路、 半導体メモリー等に利用される薄膜トランジスタ の製造方法に関する。

従来の技術

薄膜トランジスタをマトリックス状に集積化した液晶ディスプレイ用アクティブマトリックスア

ース・ドレイン電極の形状に選択的に除去する。
りついで第3回にに示すようにアンドーブ非晶質シリコン薄膜4aをソース・ドレイン電極を被覆するように形成する。第3回回に示すように非晶器とシリコン薄膜を結晶化し、シリコン薄膜を結晶化し、シリコン薄膜4を割出化し、シリコン薄膜4を割けにエッチング除去したたシリコン薄膜4を割状にエッチング除去したたシリコン薄膜4を割状にエッチング除去したたい、SiNx膜等からなるがデート絶縁膜5を全面に形成する。最後に第3回(f)に示すようにゲート電極6を形成し、薄膜トランジスタが完成する。

上記技術に関しては、例えばアイ・イー・イー・イー・イー トランザクション オン エレクトロンデバイシス (IEEE Trans.on Electron Devices. Vol.36 No.12 pp.2868-2872 December 1989)を参照できる。

発明が解決しようとする課題

このような従来の薄膜トランジスタの製造方法 では、アンドーブ非晶質シリコン薄膜 4 a と不純 物をドーピングした非晶質シリコン薄膜 3 の 2 種 レイの製造方法を例にとって説明する。

アクティブマトリックスフレイに用いる薄膜トランジスタの活性層には300℃前後の比較的低温で、かつ大面積基板に成展可能な非晶質シリコンを用いられてきたが、この非晶質シリコンを用いた薄膜トランジスタは移動度が小さい 好響である。そのため近年非晶質シリコンに比べなのである。そのにの路を同一基板上に作成可能な多のが活発に行われている。

第3回に順スタガー型n チャネル多結晶シリコン薄膜トランジスタの製造方法を例にとって説明

第3図(a)に示すようにガラス基板等の透光性基板1上にCr環膜等の金属環膜2を形成し、金属環膜2上に操(P)をドーピングした非晶質シリコン環膜3を形成する。第3図(b)に示すようにPをドーピングした非晶質シリコン環膜3および金属環膜2をフォトリングラフィー技術を用いてソ

類の薄膜を個別に作成する必要がある。

本発明は上記課題を解決するもので、作成プロセスが簡単で、同一基板にもC-MOS構造が容易に作成できる課題トランジスタの製造方法を提供することを目的としている。

漢題を解決するための手段

作用

本発明は上記した構成により、スパッタリング 法等の同一装置で連続して、Cェ 薄膜等の金属薄 酸と不純物をドーピングした金属シリサイド薄膜 等とを形成することができ、半導体薄膜に対して

輝膜12上に燐(P)をドーピングしたMoSix x 薄膜(以下MoSix:Pと略す) I 3 を形成 する。Cェ薄膜I2およびMoSix:P薄膜 13はスパッタリング法によって同一装置により 連続形成している。ついで第1回心に示すように ソース・ドレイン電極の形状にMoSix:P譚 膜13およびCェ薄膜12をエッチング除去する。 第1図(c)に示すようにソース・ドレイン電極の金 属を被覆するように従来例と同じようにアンドー プ非品質シリコン薄膜 1 4 a を形成する。非晶質 シリコン環膜 1 4 a の形成には従来側同様プラズ マ気相成長法(PECVD法)を用いている。つ いで第1図似に示すように非品質シリコン薄膜 14 a に対してエネルギービームの限射を行う。 第1図中ではエネルギービームとしてX e C l エ キシマレーザー(波長308mm)を用いており、 エネルギービームの服射により非晶質シリコン律 膜14aが結晶化してシリコン薄膜14bとなる と同時にソース・ドレイン電極中に含まれていた。 不純物(P)が半導体薄膜中に取り込まれ電気的に

エネルギービームの照射を行うことにより半導体 薄膜が結晶化されると同時に金属シリサイド薄膜 等からなるソース・ドレイン電極中に含まれる不 能物が半導体薄膜中へ拡散し電気的に活性化する ことにより不能物ドーピング領域が形成される。

さらに同一選先性基板上に活性層である半導体 薄膜に対してドナーおよびアクセプタとなる不能 物を各々に含む、金属、金属シリサイドまたは導 電性金属酸化物からなる2種類のソース・ドレイ ン電極を選択的に形成しておけば同一選先性基板 上にヵチャネルおよびpチャネルの薄膜トランジ スタを容易に作成することが可能となる。

宴施例

以下、本発明の一実施例について第1回および 第2回を参照しながら説明する。

第1回は本発明の第1の実施例の薄膜トランジ スタの製造方法を示す工程図である。

まず第1図(3)に示すように、ガラス基版等の透 光性基版11上にCr薄膜等の金属薄膜12を形 成する。ここまでは従来例と同様で、つぎにCr

活性化する。第1図回に示すように結晶化したシリコン薄膜14bを島状にエッチングした後、SiNx膜等からなるゲート絶縁膜15を従来例同様PECVD法により形成し、さらに第1図(f)に示すように従来例同様ゲート電極16を形成して薄膜トランジスタが完成する。

このような環膜トランジスタの製造方法では、不純物(P)を含んだ非晶質シリコン薄膜3を従来例のようにPECVD法で形成する必要がなくMoSix:Pをスパッタ法によりCrとともに連続して堆積できるので作成プロセスが簡略化され、スループットの増大が図られ、コストが低減

なお第1図のnチ+ホル薄膜トランジスタを作成するために金属電極としてPをドーピングしたMoSix薄膜を用いたが、ソース・ドレイン電極として例えばホウ素(B)をドーピングしたMoSix薄膜を用いることによりpチャネル薄膜トランジスタが実現できる。

本実施例では不統物を含むソース・ドレイン電

極としてMoSix薄膜13すなわち金属シリサイドを用いた場合を示したが、金属または薬電性金属酸化物でもよい。

第2図は本発明の第2の実施例の薄膜トランジ スタの製造方法の工程図である。

第2回(A)に示すようにガラス 基板 物 o S i x 版 物 o S i x 版 物 o S i x 版 物 o S i x 版 物 o S i x 版 物 o S i x 版 物 o S i x に か o S i x に か o S i x に か o S i x に か o S i x に か o S i x に か o S i x に か o S i x の の が t に か o S i x の o S i x

製造工程の簡単化を図ることが可能となった。

なお第2図に記載の薄膜トランジスタの製造方 法において、第1のソース・ドレイン電極

(MoSix:P薄腰23a)と第2のソース・ドレイン電極(WSix:B薄膜23b)の形成 順序を逆にしても第2回のものと同様の効果を得ることが可能である。 従って第1および第2のソース・ドレイン電極材料のエッチング特性等により電極の形成順序を選択でき、作成プロセスの自由度が増加する。

なお本実施例では不能物を導入した電極の作成 に一般的なスパッタリング法を用いたが、他の方 法を用いても可能であり、例えば多元スパッタ法 や気相成長法あるいはイオン注入等を用いても同 様の効果が得られる。さらに活性層にシリコン半 導体を用いる場合には、不能物を導入する電極材 料としては硅化物(シリサイド)あるいはエネル ギービームの照射で硅化物(シリサイド)を形成 するような金属が望ましい。

発明の効果

晶質シリコン薄膜24aの形成にはプラズマ気相 成县法 (PECVD法) を用いている。 ついで第 2図包に示すように非品質シリコン薄膜24aに 対してエネルギーピームの照射を行う。第2図(c) でも第1回回と同様にエネルギーピームとして ХеСіエキシマレーザー (波長308mm) を 用いており、エネルギービームの照射により非晶 買シリコン薄膜24aが結晶化してシリコン薄膜 24bとなり、同時に第1および第2のソース・ ドレイン電極中に含まれていた不純物(Pおよび B) がシリコン課題 2.4 b中に取り込まれ電気的 に活性化する。第2図印に示すように結晶化した シリコン薄膜24bを島状にエッチングした後、 SiNx膜等からなるゲート絶縁膜25を PECVD往により形成し、第2図(f)に示すよう にゲート電極26を形成し、薄膜トランジスタが 完成する。

本発明の製造方法を用いて存譲トランジスタを 作成したところ、nチャネルおよびpチャネルの 薄膜トランジスタを同一基板上に容易に作成でき、

4、図面の簡単な説明

第1図(a)~(f)は本発明の第1の実施例の譲渡トランジスタの製造方法を示す工程断面図、第2図(a)~(d)は本発明の第2の実施例の薄膜トランジスタの製造方法を示す工程断面図、第3図(a)~(f)は 従来の薄膜トランジスタの製造方法を示す工程断面図である。 11……透光性基板、13……Pドープ
MoSix薄膜(不純物をドーピングした、金属、金属シリサイド、導電性金属酸化物等からなるソース・ドレイン電極)、14a……アンドープ非晶質シリコン薄膜(半導体薄膜)、14b……シリコン薄膜(半導体薄膜)、15……ゲート絶縁膜、6……ゲート電極。

代理人の氏名 弁理士 小超治 明 ほか2名





